2023年7月28日发(作者：)

电源完整性设计

一、电源完整性定义

电源完整性是指电源波形的质量，研究的是电源分配网络(PDN)，并从系统供电网络综合考虑，消除或者减弱噪声对电源的影响。

电源完整性的设计目标是把电源噪声控制在运行的范围内，为芯片提供干净稳定的电压，并使它能够维持在一个很小的容差范围内(通常为5%以内)，实时响应负载对电流的快速变化，并能够为其他信号提供低阻抗的回流路径。

在高度集成的电子产品中，电源系统的设计占到了设计工作量的50%左右；对于复杂的FPGA类型的产品应用，在电路中常常会达到15～30路不同的电源。

电源完整性的目的就是给系统提供持续、稳定、干净的电源，保证系统稳定的工作。在数字系统中，使信号完整性满足系统设计的要求也需要有一个非常稳定的电源系统，但是又不能使电源系统超标。所以在设计电源完整性时，不仅仅关注的是去耦电容，还需要关注电源完整性、信号完整性和电磁兼容性这个“生态系统”，尤其是要考虑高度集成化的数字电路对电源完整性的影响。

二、电源完整性概览

电源完整性的层面：芯片层面、芯片封装层面、电路板层面及系统层面。

在电路板层面的电源完整性要达到以下三个需求：

1. 使芯片引脚的电压噪声+电压纹波比规格要求要小一些（例如芯片电源管脚的输入电压要求 1V 之间的误差小于+/-50 mV）；

2. 控制接地反弹（地弹）（同步切换噪声 SSN、同步切换输出 SSO）；

3. 降低电磁干扰（EMI）并且维持电磁兼容性（EMC）：电源分布网络（PDN）是电路板上最大型的导体，因此也是最容易发射及接收噪声的天线。

电源噪声来源

1. 稳压芯片输出的电压不是恒定的，会有一定的纹波。

2. 稳压电源无法实时响应负载对于电流需求的快速变化。稳压电源响应的频率一般在

200Khz 以内，能做正确的响应，超过了这个频率则在电源的输出短引脚处出现电压跌落。

3. 负载瞬态电流在电源路径阻抗和地路径阻抗产生的压降。

4. 外部的干扰。

三、电源完整性相关参数讲解

1. SI和PI

传统分析信号完整性和电源完整性都是分开分析的，为了更好的分析SI和PI的相互影响，我们需要把SI和PI放在同一个EM仿真中来分析。

2. PDN（Power Distribution Network）电源分配网络

PDN主要分为三个部分：供电端（VRM）、用电端（Sink）和传输通道（PCB、Cable、瓷片电容等等）。

电路板设计中，都有电源分配网络系统。电源分配网络系统的作用就是给系统内所有器件或芯片提供足够的电源，并满足系统对电源稳定性的要求。

我们看到电源、GND网络，其实分布着阻抗。

3. 电源噪声余量

电源噪声余量计算：

1) 芯片的datasheet会给一个规范值，通常是5%；要考虑到稳压芯片直流输出误差，一般是+/_2.5%，因此电源噪声峰值幅度不超过+/_2.5%。

2) 如芯片的工作电压范围是3.13~3.47，稳压芯片标出输出电压是3.3V，安装在电路板后的输出电压是3.36V。容许的电压的变化范围是3.47-3.36=110mv。稳压芯片输出精度是+/_1%，及3.36* +/_1%=+/_33.6mv。电源噪声余量为110-33.6=76.4mv。

3) 计算电源噪声要注意五点

a) 稳压芯片的输出的精确值是多少。

b) 工作环境的是否是稳压芯片所推荐的环境。

c) 负载情况是怎么样，这对稳压芯片输出也有影响。

d) 电源噪声最终会影响到信号质量。而信号上的噪声来源不仅仅是电源噪声，反射窜扰等信号完整性问题也会在信号上叠加，因此不能把所有噪声余量留给电源系统。

e) 不同的电压等级对电源噪声要求也不样，电压越小噪声余量越小。模拟电路对电源要求更高。

4. 地弹 是指芯片内部“地”电平相对于电路板“地”电平的变化现象。以电路板“地”为参考，就像是芯片内部的“地”电平不断的跳动，因此形象的称之为地弹（ground

bounce）。

当器件输出端由一个状态跳变到另一个状态时，地弹现象会导致器件逻辑输入端产生毛刺。对于任何形式封装的芯片，其引脚必会存在电感电容等寄生参数，而地弹主要是由于 GND 引脚上的阻抗引起的。集成电路的规模越来越大，开关速度不断提高，地弹噪声如果控制不好就会影响电路的功能，因此有必要深入理解地弹的概念并研究它的规律。

图中开关 Q 的不同位置代表了输出的0/1两种状态。假定由于电路状态转换，开关 Q 接通 RL 低电平，负载电容对地放电，随着负载电容电压下降，它积累的电荷流向地，在接地回路上形成一个大的电流浪涌。随着放电电流建立然后衰减，这一电流变化作用于接地引脚的电感 LG，这样在芯片外的电路板“地”与芯片内的地之间，会形成一定的电压差，如图中 VG。这种由于输出转换引起的芯片内部参考地电位漂移就是地弹。 芯片 A 的输出变化，产生地弹。这对芯片 A 的输入逻辑是有影响的。接收逻辑把输入电压和芯片内部的地电压差分比较确定输入，因此从接收逻辑来看就象输入信号本身叠加了一个与地弹噪声相同的噪声。

四、电源完整性优化措施

1. 增加去耦电容

电容去耦是解决电源噪声的主要方法。

这种方法对提高瞬态电流的响应速度，降低电源分配系统的阻抗都非常有效。

一种解释是储能，当负载发生瞬态电流变化时，电源不能即时满足负载的瞬态电流的要求，可根据公式 I=Cdv/dt，此时电容二端存在电压的变化，电容开始放电，及时提供负载电流。

一种解释是阻抗，把负载芯片拿掉，从 AB 二点向左看去，稳压电源及电容可以看出一个复合电源系统，不能 AB 二点负载电流如何变化，都保证 AB 二点电压稳定及 AB 二点电压变化很小，可根据公式△V=Z *△I。 实际的电容存在寄生电感与等效串联电阻。

R=esr +1/j2πfc +j2πfl

等效窜联电感无法消除，只要存在引线就会有寄生电感。

等效串联电阻也是存在的，因为制作电容的材料不是超导体。

当频率很低时，j2πfl 远小于1/j2πfc，整个电容器呈现电容性；

当频率很高时，j2πfl 大于1/j2πfc，整个电容器呈现电感性；

当j2πfl等于1/j2πfc，整个电容器呈现纯电阻特性，阻抗最小，及称为谐振点。

电容模型如下图：

2. 增加平面电容

对于高频，使用分立电容进行去耦合的效率不高。对于这些频率，使用电源平面电容对噪声去耦合。

如图所示，标准的并联平行极板电容，理解平面电容的概念。 当电源平面与地平面接近时，会出现电场。图中上面的区域显示了电源岛，即电源平面，下面的区域显示了地平面，箭头表示电场电力线。这一电场提高了电容，由下面的公式表示其大小：C=(εοεrA)/h

其中：

εο = 自由空间的介电常数

εr = 所使用电介质的相对介电常数

A = 重叠区域

h = 单独的平面

电源岛的两侧如果都有地平面，那么，需要计算每一侧的电容，加起来以确定总电容。

平面电容是高频时去耦合的主要方法，因此，这是所有高速设计都要采用的。在高频，分立电容的作用并不明显。

实例：确定 FR-4 绝缘材料叠层(εr = 4.5)1 平方英寸面积的并联平行极板电容，隔开了 4 mils。

解决方案：

h = 4mils = 1.016 * 10-4 m εο = 自由空间的介电常数 = 8.85 * 10-12 F/m

A = 1 平方英寸 = 6.4516 * 10-4 m2

εr = 4.5

把这些数值应用到上面的电容公式中，得到 C = 253 pF。因此，典型 FR-4 电路板叠层间隔 4 mils，每平方英寸的电容大约是 253 pF。数值与间隔距离成线性反比，与面积成线性正比。Altera 在多种电路板上成功应用了平面电容。

3. 减小杂散电感

电源分配系统(PDS)的目的是为每一器件的电源和地焊盘提供并维持所要求的目标恒定电压。为能够高效的实现这一目标，体电容和去耦合电容(Decaps)，以及电源和地平面夹层结构(平面电容)。在各种瞬变的负载条件下，这些元器件能否有效的帮助维持恒定电压主要取决于它们相关的杂散电感。

4. 目标阻抗控制

目标阻抗是电源系统的瞬态阻抗，对快速变化的电流的表现出来的一种特性阻抗。目标阻抗和一定宽度的频率有关，在感兴趣的频率范围内，电源阻抗都不能超过这个值。目标阻抗公式：

去耦的电源电压，ripple为允许的电压波动范围，典型值为2.5%，△Imax为负载芯片最大瞬态电流变化量。 在真实的电源系统中，电容已经不再是一个简单的电容，而是包含了ESR、ESL的寄生参数。它们有串联等效的作用，也有并联等效的作用，呈现出来的结果都是不相同的。

PDN阻抗随着频率而变化，不同的VRM也会导致阻抗曲线变化，好的VRM会使整条PDN阻抗曲线非常平滑。

信号的频谱含量范围很广，并且随着传输数据而不断变化，在这种情况下，我们确实需要关注阻抗较高的频率上的强制响应，确保这个响应不要产生影响芯片与芯片之间通信的PDN噪声。

5. 阻抗控制中的电容计算选型

有两种方法确定所需的电容。

第一种方法利用电源驱动的负载计算电容。这种方法没有考虑 ESL 及 ESR 的影响，因此很不精确，但是对理解电容的选择有好处。

第二种方法就是利用目标阻抗（Target Impedance）来计算总电容，这是业界通用的 方法，得到了广泛验证。你可以先用这种方法来计算，然后做局部微调，能达到很好的 效果，如何进行局部微调，是一个更高级的话题。下面分别介绍两种方法。

1) 方法一：利用电源驱动的负载计算电容

设负载（容性）为 30pF，要在 2ns 内从 0V 驱动到 3.3V，瞬态电流为：

如果共有 36 个这样的负载需要驱动，则瞬态电流为：36*49.5mA=1.782A。假设容 许电压波动为：3.3*2.5%=82.5 mV，所需电容为

C=I*dt/dv=1.782A*2ns/0.0825V=43.2nF

说明：所加的电容实际上作为抑制电压波纹的储能元件，该电容必须在 2ns

内为 负载提供 1.782A 的电流， 同时电压下降不能超过 82.5 mV， 因此电容值应根据 82.5 mV 来计算。记住：

电容放电给负载提供电流，其本身电压也会下降，但是电压下降的不能超过

82.5 mV（容许的电压波纹） 。这种计算没什么实际意义，之所以放在这里说一下，是为了 让大家对去耦原理认识更深。

2) 方法二：利用目标阻抗计算电容（设计思想很严谨，要吃透）

为了清楚的说明电容的计算方法，我们用一个例子。要去耦的电源为 1.2V，容 许电压波动为 2.5%，最大瞬态电流 600mA，

第一步：计算目标阻抗：

第二步：确定稳压电源频率响应范围： 和具体使用的电源片子有关，通常在 DC 到几百 kHz 之间。这里设为 DC

到 100kHz。在 100kHz 以下时，电源芯片能很好的对瞬态电流做出反应，高于 100kHz 时， 表现为很高的阻抗，如果没有外加电容，电源波动将超过允许的 2.5%。为了在高于 100kHz 时仍满足电压波动小于 2.5%要求，应该加多大的电容？

第三步：计算 bulk 电容

当频率处于电容自谐振点以下时，电容的阻抗可近似表示为：

1