2024年3月30日发(作者：oppoa3刚上市的价格)

阻抗多层板：层压结构及参数

阻抗计算的几个注意事项

（1）线宽宁愿宽，不要细。

因为我们知道制程里存在细的极限，宽是没有极限的。如果到时候板厂为了调阻抗把线宽调细而碰到细的极限时那就麻烦了，

要么增加成本，要么范松阻抗管控，要么修改设计...所以在计算时相对宽就意味着目标阻抗稍微偏低，比如50欧姆，我们算到

49欧姆就可以了，尽量不要算到51欧姆。

（2）整体呈现一个趋势。

我们的设计中可能有多个阻抗管控目标，那么就整体偏大或偏小，不要100欧姆的偏大，90欧姆的偏小

（3）考虑残铜率和流胶量。

当半固化片一边或两片是蚀刻线路时，压合过程中胶会去填补蚀刻的空隙处，这样两层间的胶厚度会减小，残铜率越小，填的

越多，剩下的越少。所以如果你需要的两层间半固化片厚度是5mil，要根据残铜率选择稍厚的半固化片。

（4）指定玻璃布型号和含胶量。

看过板材datasheet都知道不同的玻璃布，不同的含胶量的半固化片或者芯板的节点系数是不同的，即使是差不多高度的也

可能是3.5和4的差别，这个差别可以引起单线阻抗3欧姆左右的变化。另外玻纤效应和玻璃布开窗大小密切相关，如果你是

10Gbps或更高速的设计，而你的叠层又没有指定材料，板厂用了单张1080的材料，那就可能出现信号完整性问题。

（5）多和板厂沟通

当然残铜率和流胶量有时候计算会有误差，新材料的介电系数有时和标称不一致，有的玻璃布板厂没有备料等等都会造成设计

的叠层实现不了或者交期延后。出现这些情况的时候，最好的办法就是在设计之初让板厂按设计师的要求，根据他们的经验设

计个叠层，经过多次的沟通和确认，这样最多几个来回就可以得到理想的叠层，方便后续的设计。

层叠设计

关于层叠和阻抗设计，设计师需要经历的几个阶段

（1）小白级：刚接触PCB设计的时候，可能所涉及的产品非常简单不属于高速的范畴，完全不需要控制阻抗，把线拉通就

完事了，运气好点的工程师刚涉及PCB设计的时候就能接触高速的产品，但是却不知道要控制阻抗，导致设计出问题；

（2）初级：经过一段时间的PCB设计，慢慢了解到阻抗相关的一些概念，具备了高速电路的一些基本知识，知道了控制阻

抗的必要性，但是缺乏PCB材料和工艺制程以及阻抗计算相关的一些知识，对阻抗的认识还不是很深，只知道控阻抗需要提供

阻抗需求表给板厂给板厂来控。

（3）中级：在PCB设计上有一定的经验，知道影响阻抗的各种参数，会用Si9000选择相应的阻抗模型进行阻抗计算，但是

对板材和工艺方面的知识欠缺，觉得自己计算阻抗和设计层叠比较繁琐，并且就算在设计阶段做了阻抗计算到了板厂还是要调

整，所以还是提供一份阻抗需求表，文字加图片的说明方式让板厂来控。

（4）高级：对高速PCB设计的有很深的认识，对板厂的加工流程，板材的相关特性及数据有一定的了解，会提供详细的层

叠阻抗设计表格，指明层叠顺序的同时，把各层的大致厚度都标注出来，板厂虽然最后一定会调整，但是会在我们指定范围之

内做微调。

（5）大师级：这个层次不是所有的项目都需要达到的，一般是推荐10G Bps+的系统，采用了低损耗板材或者超低损耗板材

的时候，由于材料对信号的影响变得更加显著，需要关注到铜箔的粗糙度以及玻璃纤维布的编制效应等。这种级别的PCB设计

师不仅能同时提供阻抗需求表以及层叠设计表，同时还可以详细指定每一层的材料型号。比如铜箔是采用RTF铜箔还是VLP铜

箔，1-2层之间是使用2张1080，RC含量为XX。2-3层之间是Core芯板，是XX型号等。

一：阻抗设计相关参数：

PP 介电常数：

PP 型号

7628

2313

介电常数

4.6

4.05

2116

二：算阻抗的阻焊油相关常数

基材上的覆盖层

0.8mil

4.25

走线上的覆盖层

0.5mil

阻焊介电常数

3.8

四层板阻抗层压结构

一：成品板厚：0.8MM

1） 7628 结构：

2） 2313 结构：

二：成品板厚：1.0MM

1） 7628 结构：

2） 2313 结构：

三：成品板厚：1.2MM

1） 7628 结构：