2024年4月12日发(作者：)

1. acceptor: 受主，如B，掺入Si中需要接受电子

2. Acid：酸

3. Active device：有源器件，如MOS FET（非线性，可以对信号放大）

4. Align mark(key)：对位标记

5. Alloy：合金

6. Aluminum：铝

7. Ammonia：氨水

8. Ammonium fluoride：NH4F

9. Ammonium hydroxide：NH4OH

10. Amorphous silicon：α-Si，非晶硅（不是多晶硅）

11. Analog：模拟的

12. Angstrom：A（1E-10m）埃

13. Anisotropic：各向异性（如POLY ETCH）

14. AQL(Acceptance Quality Level)：接受质量标准，在一定采样下，可以95%置信度通过质

量标准（不同于可靠性，可靠性要求一定时间后的失效率）

15. ARC(Antireflective coating)：抗反射层（用于METAL等层的光刻）

16. Argon(Ar)氩

17. Arsenic(As)砷

18. Arsenic trioxide(As2O3)三氧化二砷

19. Arsine(AsH3)

20. Asher：去胶机

21. Aspect ration：形貌比（ETCH中的深度、宽度比）

22. Autodoping：自搀杂（外延时SUB的浓度高，导致有杂质蒸发到环境中后，又回掺到外延层）

23. Back end：后段（CONTACT以后、PCM测试前）

24. Baseline：标准流程

25. Benchmark：基准

26. Bipolar：双极

27. Boat：扩散用（石英）舟

28. CD： （Critical Dimension）临界（关键）尺寸。在工艺上通常指条宽，例如POLY CD 为

多晶条宽。

29. Character window：特征窗口。用文字或数字描述的包含工艺所有特性的一个方形区域。

30. Chemical-mechanical polish（CMP）：化学机械抛光法。一种去掉圆片表面某种物质的方法。

31. Chemical vapor deposition（CVD）：化学汽相淀积。一种通过化学反应生成一层薄膜的工

艺。

32. Chip：碎片或芯片。

33. CIM：computer-integrated manufacturing的缩写。用计算机控制和监控制造工艺的一种

综合方式。

34. Circuit design ：电路设计。一种将各种元器件连接起来实现一定功能的技术。

35. Cleanroom：一种在温度，湿度和洁净度方面都需要满足某些特殊要求的特定区域。

36. Compensation doping：补偿掺杂。向P型半导体掺入施主杂质或向N型掺入受主杂质。

37. CMOS：complementary metal oxide semiconductor的缩写。一种将PMOS和NMOS在同一个

硅衬底上混合制造的工艺。

38. Computer-aided design（CAD）：计算机辅助设计。

39. Conductivity type：传导类型，由多数载流子决定。在N型材料中多数载流子是电子，在

P型材料中多数载流子是空穴。

40. Contact：孔。在工艺中通常指孔1，即连接铝和硅的孔。

41. Control chart：控制图。一种用统计数据描述的可以代表工艺某种性质的曲线图表。

42. Correlation：相关性。

43. Cp：工艺能力，详见process capability。

44. Cpk：工艺能力指数，详见process capability index。

45. Cycle time：圆片做完某段工艺或设定工艺段所需要的时间。通常用来衡量流通速度的快慢。

46. Damage：损伤。对于单晶体来说，有时晶格缺陷在表面处理后形成无法修复的变形也可以叫

做损伤。

47. Defect density：缺陷密度。单位面积内的缺陷数。

48. Depletion implant：耗尽注入。一种在沟道中注入离子形成耗尽晶体管的注入工艺。（耗尽

晶体管指在栅压为零的情况下有电流流过的晶体管。）

49. Depletion layer：耗尽层。可动载流子密度远低于施主和受主的固定电荷密度的区域。

50. Depletion width：耗尽宽度。53中提到的耗尽层这个区域的宽度。

51. Deposition：淀积。一种在圆片上淀积一定厚度的且不和下面层次发生化学反应的薄膜的一

种方法。

52. Depth of focus（DOF）：焦深。

53. design of experiments (DOE)：为了达到费用最小化、降低试验错误、以及保证数据结果

的统计合理性等目的，所设计的初始工程批试验计划。

54. develop：显影（通过化学处理除去曝光区域的光刻胶，形成所需图形的过程）

55. developer：Ⅰ）显影设备； Ⅱ）显影液

56. die：硅片中一个很小的单位，包括了设计完整的单个芯片以及芯片邻近水平和垂直方向上

的部分划片槽区域。

57. dielectric：Ⅰ）介质，一种绝缘材料； Ⅱ）用于陶瓷或塑料封装的表面材料，可以提供

电绝缘功能。

58. diffused layer：扩散层，即杂质离子通过固态扩散进入单晶硅中，在临近硅表面的区域形

成与衬底材料反型的杂质离子层。

59. drive-in：推阱，指运用高温过程使杂质在硅片中分布扩散。

60. dry etch：干刻，指采用反应气体或电离气体除去硅片某一层次中未受保护区域的混合了物

理腐蚀及化学腐蚀的工艺过程。

61. effective layer thickness：有效层厚，指在外延片制造中，载流子密度在规定范围内的

硅锭前端的深度。

62. EM：electromigration，电子迁移，指由通过铝条的电流导致电子沿铝条连线进行的自扩散

过程。

63. epitaxial layer：外延层。半导体技术中，在决定晶向的基质衬底上生长一层单晶半导 体

材料，这一单晶半导体层即为外延层。